• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    該方法係用以減少數位類比轉換器(7)在物理參數的測量期間對電容感測器之電子介面電路(1)的非線性影響。電子電路包括藉由切換單元(3)連接到該共同電極(CM)之放大器(4)、連接到放大器以供應第一及第二數位測量信號的邏輯單元(5)、及依據數位信號的轉換供應測量電壓(VDAC)到電極之數位類比轉換器(7)。該方法包括首先依據第一數位信號藉由測量電壓(VDAC)偏壓電容器電極，接著將第一電容器(C1X)的固定電極偏壓在經調節之電壓(VREG)及第二電容器(C2X)的固定電極在低電壓(VSS)，接著依據第二數位測量信號藉由測量電壓(VDAC)偏壓電容器電極(C1X、C2X、CM)，且最後將第一電容器(C1X)的固定電極偏壓在低電壓(VSS)及第二電容器(C2X)的固定電極在經調節之電壓(VREG)。在物理參數的測量期間，引進已界定的偏置電壓(Vref)到數位類比轉換器中來調變第一及第二數位信號。取這兩個數位信號之平均值來在減少轉換器之非線性影響。
    公开号:TW201315969A
    申请号:TW101123001
    申请日:2012-06-27
    公开日:2013-04-16
    发明作者:Sylvain Grosjean；Alexandre Deschildre
    申请人:Em Microelectronic Marin Sa；
    IPC主号:G01D3-00
    专利说明:
    用以於物理參數之測量期間減少非線性的方法及用以實施此方法之電子電路
    本發明有關於透過電容感測器電子介面電路在物理參數測量期間減少控制迴路中的DAC轉換器之非線性效應的方法。物理參數可有關於加速度、角速度、力或壓力。
    本發明還關於用以實施減少DAC轉換器之非線性效應的方法之電容感測器電子介面電路。電容感測器係由至少兩個差動式連接的電容器所形成。該些電容器的一個共同電極能夠在例如力的作用下移動於兩個固定的電極之間來變更每一個電容器的電容值。
    在簡單的傳統電容感測器設計中，移動式之共同電極形成彈性保持在兩個固定的電極間之電樞的一部分。在此情況中，電容感測器能夠沿著移動電極之一個移動方向履行測量。移動電極可在力的作用下在固定電極之一或另一者的方向中移動一些距離。
    藉由此類具有單一測量軸的感測器，在離兩個固定電極之大約相等距離處共同電極為靜止的，此界定兩個電容器的相等電容值。然而，當共同電極在例如力的作用下移動時，每一個電容器的電容值呈反比變化。連接到電容感測器的電子介面電路故得以允許類比輸出信號的供應。此類比輸出信號具有取決於這兩個電容器的電容變異電壓的形式。
    電容感測器之此類電子介面電路係揭露在例如由MessrsH.Leuthold及F.Rudolph的文章中，其出現在名為「感測器及致動器(Sensors and actuators)」的刊物，A21-23(1990)，第278至281頁。
    電容感測器可以為連同電子介面電路履行加速度測量之加速度計。其可為單軸加速度計，如同前述的電容感測器，或用以履行三個方向X、Y、及Z中的測量之多軸或三軸加速度計。此類的一種三軸MEMS加速度計可包括單一質量，亦即，針對三對差動式電容器之一個共同的慣性質量，或針對這些對電容器之三個質量。在第一種情況中，設置單一共同電極及六個固定的電極，而在第二種情況中，針對每一對電容器設置一個共同電極和兩個固定電極。
    針對電容感測器之傳統電子介面電路，比如單一或三軸MEMS加速度計，輸出電壓理想上相關於共同移動電極之移動以線性方式變化。然而，由於電子電路一般整合到半導體基板中，必須將在輸入之雜散電容納入考量，其係添加至感測器電容器之電容。這些雜散電容幾乎和共同電極的移動不相干，這會產生非線性。因此，電子電路輸出電壓不會相關於共同移動電極之移動線性變化。這些雜散電容還具有減少電子電路的敏感度或增益之效果。
    作為加速度計之MEMS感測器也整合到半導體基板(比如矽基板)中。這也導致在感測器的操作期間與基板電位相連之非線性問題。難以在該感測器之整個結構上控制基板電位，因為基板從來就不會完全導電。感測器的移動電極也可能在閒置模式中相關於固定電極處於位移的位置中，在無校準下這會產生測量誤差。由於這些非線性的緣故，在感測器及電子電路閒置模式中測量到的靜電力並非為零。由於基板電位對靜電力的影響之緣故，這導致在測量到的真正力中之變異，其係施加在整個共同移動電極，這係一個缺點。
    一般而言，欲使用電子電路來進行力、加速度、或壓力測量，藉由相關於閒置參考電壓之相反極性的電壓循環地偏壓或激發兩個電容器或電容器對之固定電極。藉由在不同電壓位準偏壓或極化兩個固定的電極，可跨移動電極測量出電荷差異並將之轉換成至少一個電子電路輸出電壓。當(諸)輸出電壓穩定於其終值時，跨移動電極之總電荷變成零。取決於感測器的結構，可供應取樣輸出電壓至能夠提供加速度、力、壓力、或還有角速度資料之處理電路。
    注意到傳統上以整合電容感測器電子介面電路，力、加速度、或壓力的測量係取決於上述的非線性及與不匹配的電子構件相連之任何偏置電壓。已在EP專利申請案號1835263中提出解決此問題的一個解法。
    在EP專利申請案號1835263中，電子電路透過電容感測器履行物理參數的測量(比如加速度)，該電容感測器僅包括在差動模式中操作的一對電容器。共同電極係連接到傳統的電荷轉移放大器，其之輸出連接到第一積分器，其在測量階段之第一序列中供應第一類比輸出電壓，及到第二積分器，其在測量階段之接續的第二序列中供應第二類比輸出電壓。此電子電路因此形成具有兩個積分器還有兩個激發單元之雙對稱結構，而使固定電極以完全對稱性交替地操作。
    因此，在階段的第一序列中，固定電極兩者都由第一輸出電壓偏壓並由電壓來源的高及低電壓位準偏壓。在階段的第二序列中，固定電極兩者都由第二輸出電壓偏壓並由電壓來源的高及低電壓位準與階段的第一序列反向地偏壓。因為如此，可使用兩個類比積分器輸出電壓來最小化或排除技術或供應電壓的變異所致之電壓偏置。還有，基板電位不再有任何很大的重要性，只要電子電路設計有以完全對稱性操作之相同的雙結構。
    然而，EP專利申請案號1835263的此類電子電路之一項缺點在於其以類比形式供應輸出信號，比如輸出電壓。這會需要使用到兩個積分器。在這些條件下，如果打算使用0.18μm或更小的CMOS技術將電路整合到矽基板中的話，並無法顯著減少積分構件的大小及電子電路之耗電量。另外，電子電路僅配置成將連接到具有單測量軸之電容感測器的一對電容器。
    在這方面，可引用WO專利申請案號2004/113930，其揭露一種連接到用於測量加速度的單軸或多軸電容感測器之電子電路。相關於上述電子電路，在連接到共同移動電極的電荷轉移放大器後面設置針對每一個測量軸之處理數位測量信號的特定邏輯。每一個邏輯在輸出供應二進制測量信號，代表取決於相關於陸續每一軸的固定電極之移動電極的移動之測量電壓位準。將陸續每一軸之二進制測量信號供應到控制迴路中的數位類比轉換器。在一選定軸之每一個測量循環的一個階段中，此轉換器以在自電壓來源之高電壓及低電壓偏壓固定電極的階段交替地供應測量電壓到固定電極。藉由在放大器輸出之數位信號處理，可減少電子構件的大小，且亦減少電子電路輸出級之耗電量。然而，針對移除上述非線性及數位類比轉換器(其可由不匹配的電容器陣列形成)之非線性卻未提出任何解答，這係一個缺點。還有，精確穩定每一個測量軸之數位輸出信號的時間相對地長，這又係另一個缺點。
    還可引用WO專利申請案號2008/107737，其揭露一種用於測量感測器之電子介面電路及啟動該電子電路之方法。測量感測器係以測量加速度之兩個差動式連接的電容器所形成。在已偏壓電容器之固定電極之後的測量循環之一個階段中在電荷轉移放大器之後儲存測量用之類比輸入信號。接著將類比信號轉換成儲存於電子電路之邏輯中的數位信號。然後由數位類比轉換器將數位信號轉換成電壓形式之類比返回信號，其在各測量循環之接連階段中被供應至所有感應器電極。在一測量循環中，將固定電極藉由第一偏壓偏壓第一次及藉由為第一偏壓之反向的第二偏壓偏壓第二次。這允許從電子電路移除掉漏電流。然而，需要該方法之大量的步驟來獲得在輸出之物理參數測量信號，這係一項缺點。此外，未沒有提供補償可能產生測量誤差之數位類比轉換器的任何非線性的解答，這係另一個缺點。
    因此，本發明之一個目的在於藉由提供在電容感測器電子介面電路中的物理參數測量期間迅速且輕易減少(尤其在控制迴路中的數位類比轉換器中之)非線性的方法來克服先前技藝之上述缺點。當整合該電子電路時，也可減少構件的大小。
    本發明因此有關於減少數位類比轉換器對用以測量物理參數之電容感測器的電子介面電路之非線性影響的方法，該電容感測器包括至少兩個差動式連接的電容器，其之共同電極能夠相關於該兩個電容器的每一個固定電極移動以在測量該物理參數時變更每一個電容器的電容值，該電子電路包括經由切換單元連接到該共同電極之電荷轉移放大器、連接到該放大器輸出以數位處理由該放大器所供應之資料並供應數位測量信號的邏輯單元、及能夠經由該切換單元供應測量電壓到該些電極之數位類比轉換器，該測量電壓係依據界定該些數位測量信號之至少一者的二進制字轉換所界定，該方法包括，在每一個陸續的測量循環中，由下列構成的步驟：a)依據來自前一個循環的第一數位測量信號或由該邏輯單元所供應的第一初始二進制字，以由該數位類比轉換器所供應之測量電壓經由該切換單元偏壓該些電容器之該些電極，該第一數位信號取決於該些電容器之該些固定電極的第一偏壓，b)將該第一電容器的該固定電極偏壓在來自該電子電路之電壓來源的經調節高電壓，並將該第二電容器的該固定電極偏壓在來自該電壓來源的低電壓，以調適該邏輯單元中之該第一數位測量信號，c)依據來自前一個循環的第二數位測量信號或由該邏輯單元所供應的第二初始二進制字，以由該數位類比轉換器所供應之測量電壓經由該切換單元偏壓該些電容器之該些電極，該第二數位信號取決於第二偏壓，其為該些電容器之該些固定電極的該第一偏壓的反向，及d)將該第一電容器的該固定電極偏壓在來自該電子電路電壓來源的低電壓，並將該第二電容器的該固定電極偏壓在來自該電壓來源的經調節高電壓，以調適該邏輯單元中之該第二數位測量信號，其中在一開始，或在該物理參數測量循環期間，引進已界定的偏置電壓到該數位類比轉換器中來修改或調變該些第一及第二數位信號，且其中取該些第一及第二數位信號之平均值來在該數位類比轉換器之該非線性影響減少下供應與該物理參數測量有關的數位輸出信號。
    在申請專利範圍附屬項第2至6項中界定該方法的特定步驟。
    該方法的一項優點在於在第一偏置參考電壓做出物理參數的測量之事實，該第一偏置參考電壓與零不同且係添加到數位類比轉換器中。在測量循環中，一方面，以固定電極的正偏壓階段，且在另一方面，以固定電極的負偏壓階段(其為正偏壓之相反)，履行諸如加速度之物理參數的測量。取決於正積分的第一數位信號和取決於負積分的第二數位信號係儲存在邏輯單元中。接著取這兩個數位測量信號的平均值來提供在數位類比轉換器的非線性影響減少下的與物理參數測量有關之數位輸出信號。藉由將第一及第二數位測量信號相加在一起來在輸出移除任何偏置值。於所有陸續的測量循環中並針對感測器的每一個測量軸，在至少一個特定的暫存器中儲存並更新每一個數位測量信號。還可在邏輯單元的特定記憶體中儲存在每一個正積分及負積分測量曲線上的點。
    有利地，可取得若干不同之陸續偏置電壓的若干物理參數測量，並陸續將之加到數位類比轉換器之運算跨導放大器(OTA)。儲存針對每一個偏置電壓在每一個正積分及負積分測量曲線上的點。可應用2至5個偏置電壓值以平均化所有測量曲線上的輸出平均值，並在數位類比轉換器之非線性影響的大幅減少下供應數位輸出信號。
    本發明因此還有關於一種用以實施減少數位類比轉換器的非線性影響之方法的電容感測器的電子介面電路。用以實施如申請專利範圍第1項所述之方法的電容感測器的電子介面電路，該電容感測器包括一對差動式連接的電容器，該電子電路包括經由切換單元連接到該共同電極之電荷轉移放大器、連接到該放大器輸出以數位處理由該放大器所供應之資料並分別取決於該些電容器的該些固定電極之第一偏壓和為該第一偏壓之反向的第二偏壓而供應第一及第二數位測量信號的邏輯單元、及能夠經由該切換單元供應測量電壓到該些電極之數位類比轉換器，該測量電壓係依據與該第一數位測量信號或該第二數位測量信號有關的二進制字轉換所界定，其中該電子電路的該數位類比轉換器包括能夠引進已界定的偏置電壓到該轉換器中來修改或調變該邏輯單元中的該些第一及第二數位信號的電子裝配，以減少該轉換器對物理參數之測量之該非線性影響。
    在申請專利範圍附屬項第8至10項中界定該電子電路的特定實施例。
    該物理感測器電子介面電路之一項優點在於其可迅速在輸出提供經穩定的數位測量信號之事實，此係歸因於在電荷轉移放大器之後立即的數位處理。在邏輯單元中處理這些數位測量信號。在邏輯單元中提供取決於該對電容器之固定電極的正偏壓及負偏壓之兩個數位信號。結合正及負數位信號移除掉刻意添加來減少數位類比轉換器之非線性影響的任何電壓偏置。因此，藉由在非零的至少一個添加的偏置電壓的測量來部分補償由數位類比轉換器之電容器的陣列中之不匹配電容器所造成的轉換器之非線性。這減少電子介面電路之非線性，使電子電路能更精確地測量加速度。
    由於具有差動電容器之感測器電子介面電路的各種構件在此技術領域中為眾所週知，將不在後面的說明中詳細加以解釋。主要將重點放在透過電子電路測量物理參數之方法，該電子電路在輸出供應具有減少之數位類比轉換器之非線性影響的數位測量信號。
    第1圖顯示根據本發明之電容感測器2用的電子介面電路1之各種構件的簡化圖。在此實施例中，具有單質之三軸電容MEMS感測器2係連接到電子介面電路1，雖可完全設想到連接三軸感測器與三個移動質量或單軸感測器。此電容感測器因此係以三對電容器所形成C1X、C2X、C1Y、C2Y、C1Z、及C2Z。每一對的兩個電容器為差動式連接。電容器對之一個共同電極CM能夠在力的作用下移動於每一對電容器的兩個固定電極之間以做出將三軸X、Y、及Z納入考量之測量。電子電路1可供應每一軸的數位測量信號，其有關於一物理參數，比如加速度、角速度、壓力、或力，作為共同移動電極之移動的函數。在加速度測量的情況中，電子電路可組態成供應介於最小及最大加速度值間的數位測量信號。可例如選擇組態電子電路來供應在-2g至+2g的加速度範圍內之數位測量信號。針對1g的加速度可計入約3到20mV之電壓變異。
    移動電極CM可形成彈性靜止地保持於每一對電容器C1X、C2X、C1V、C2Y、C1Z、及C2Z之兩個固定電極之間的中央位置之電樞的一部分。電子電路1可由連續電壓來源(未顯示)供電，該電壓來源在第一端供應經調節的高電壓VREG及在第二端供應低電壓VSS。例如，低電壓可界定在0V，而經調節的高電壓可設定在1.65V。可在電子電路之操作模式中在一個測量循環階段中將每一個電容器之固定電極偏壓在高電壓VREG或在低電壓VSS。於是，由於當感測器2靜止時每一對的兩個電容器C1X、C2X、C1Y、C2Y、C1Z、及C2Z具有相等的電容值，跨共同電極CM的電壓較佳在靜止時等於介於經調節的高電壓VREG及在0V之低電壓VSS之間的中間電壓VREG/2。
    由電子電路1所供應的數位測量信號針對兩個電容器C1及C2在(C1-C2)/(C1+C2)成比例。一旦數位測量信號穩定於最終物理參數測量值，跨每一對之兩個電容器之任何電荷流動會被抵銷。因此，電子電路之目的在於找出在電荷相等階段中跨每一個固定的電極供應之電壓，其滿足(VREG-VDAC)．C1=(VDAC-VSS)．C2。這在VDAC=(VREG/2)．(1+(C1-C2)/(C1+C2))時實現。
    電子電路1包括比較器類型的電荷轉移放大器4，其經由切換單元3直接連接到電容器之移動電極CM。切換單元3接收將根據測量循環階段供應到感測器電極之電壓VREG、VSS、及VDAC。將經調節的高電壓VREG及低電壓VSS供應到固定電極，而將逆反饋中來自數位類比轉換器7之電壓VDAC供應到所有的電極。數位類比轉換器包括用以履行數位類比轉換之電容器的至少一陣列。然而，所有這些電容器，其分別具有相應於2的冪(1、2、4、8、16、...、64、...、256)之電容值，通常無法全部都恰當地匹配。此轉換器因此包括用以減少轉換器對物理參數測量之非線性影響的電子裝配，如參考第2圖於下說明。
    比較器放大器4為揭露在1978年6月的期刊IEEE，J.Solid-State Circuits，vol.SC-13,pp.294-297中之名稱為「1mV MOS比較器(1mV MOS Comparator)」的文章中之非常簡單設計的類型。此比較器放大器4通常包括在輸入之連接到共同電極CM的電容器，後有用以在輸出供應全有或全無(all-or-nothing)數位信號的放大器級。此電荷轉移放大器具有非常高的增益。當跨移動電極CM之電壓經由在測量循環中之正電荷的累積而增加時，放大器輸出信號會處於接近經調節的電壓VREG之「1」狀態。然而，當跨移動電極CM之電壓經由在測量循環中之負電荷的累積而減少時，放大器輸出信號會改變到接近低電壓VSS之「0」狀態。
    電子電路1還包括邏輯單元5，其包括儲存機構、由傳統時脈信號時控的處理器、連接到處理器之至少一個計數器、及用以針對每一個測量軸儲存二進制測量字的若干暫存器。每測量軸有兩個暫存器(未顯示)，這意味著三個測量軸有六個暫存器。針對每一軸，第一暫存器從相應對的電容器之固定電極的已界定之正偏壓(極性在「0」)接收第一數位測量信號，而第二暫存器從相應對的電容器之固定電極的已界定之負偏壓(極性在「1」)接收第二數位測量信號。如下面所說明，負偏壓就是正偏壓之反向偏壓。藉由結合或添加每測量軸兩個暫存器，這讓邏輯單元5得以供應數位輸出信號OUTDX、OUTDY、OUTDZ，已從其一除掉任何電壓偏置。
    每一個暫存器的數位測量信號可以為例如10位元的二進制字。計數器，連同處理器，能夠依據由比較器放大器4所供應之信號將「1」狀態或「0」狀態置於一個二進制字位置中。根據測量方法，在獲得終值前，可將二分法用於第一測量循環。因此，最高有效位元為在每一個暫存器中被變更以開始儲存在儲存機構中的二分法者。在二分法階段中，位元計數器必須根據位元=comp XNOR pol而變，其中comp係比較器放大器4之輸出值且pol界定正偏壓或負偏壓。針對每一個接連的測量循環及針對每一軸調適每一個暫存器的二進制字。
    將暫存器的每一個二進制字DACbus陸續在每一個測量循環中供應至DAC數位類比轉換器7以將二進制字DACbus轉換成輸出電壓VDAC。此DAC輸出電壓讓所有的電容器C1X、C2X、C1Y、C2Y、C1Z、C2Z、及CM在測量循環階段之一中放電至取決於特定軸之二進制字DACbus的電壓值。在數位類比轉換器7中的第一乘法器中將二進制字DACbus乘以參考電壓VDACin，其來自具有可編程增益之參考電壓產生器6。可透過連接在經調節電壓VREG及接地Vss之間的電阻劃分器供應此參考電壓。如參考第2圖於後說明，針對正積分及針對負積分提供兩個參考電壓VDACin。第一乘法器較佳界定成OTA放大器，如在第2圖中於後說明，具有提供來減少轉換器之非線性的調變偏置電壓。
    邏輯單元5還針對相關於MEMS感測器在輸入的偏置電壓供應二進制調整字OFFSETbus(10位元)。在數位類比轉換器7中的第二乘法器中將此二進制調整字OFFSETbus乘以調整電壓VOFFin，其來自可編程增益參考電壓產生器6。也可透過連接在經調節電壓VREG及接地Vss之間的電阻劃分器供應此調整電壓VOFFin。接著將轉換器7之這兩個乘法器的輸出電壓相加，使數位類比轉換器在輸出供應電壓VDAC。可在由電子電路1測量物理參數之前履行用以校正此MEMS感測器電壓偏置的初步校準步驟。
    由於二進制字DACbus及OFFSETbus為超過10位元，從0到1023，可表示來自固定電極之正偏壓(極性「0」)及固定電極之負偏壓(極性「1」)的輸出電壓VDAC。如下般表示兩個電壓VDAC之這兩個等式eq(0)及eq(1)：eq(0)：VDAC(0)=VREG/2+VDACoffset+(DACbus(0)-512)．KDAC．VREG+(OFFSETbus-512)．KOFF．VREG
    eq(1)：VDAC(1)=VREG/2+VDACoffset-(DACbus(1)-512)．KDAC．VREG-(OFFSETbus-512)．KOFF．VREG
    KDAC為界定系統增益之因子。可例如藉由產生電壓VDACin(其來自參考電壓產生器6的電阻劃分器)來編程此增益。KOFF為界定MEMS感測器電壓偏置之調整電路的增益之因子。可根據希望的調整範圍例如藉由產生電壓VOFFin(其來自參考電壓產生器6的另一個電阻劃分器)來調適此增益。DACbus(0)界定來自邏輯單元5之第一暫存器的10位元二進制字，其係在正偏壓階段中供應到DAC轉換器7。此二進制字從0界定到1023。DACbus(1)界定來自邏輯單元5之第二暫存器的10位元二進制字，其係在負偏壓階段中供應到DAC轉換器7。此二進制字從0界定到1023。在靜止位置中的平衡點，以值512的10位元碼「1000000000」界定每一個DACbus的碼，其必須界定在無電壓偏置下的中間電壓VREG/2。OFFSETbus界定10位元二進制調整字，其係供應至DAC轉換器7來校正與MEMS感測器相連的電壓偏置。VDACoffset代表希望加以移除的DAC轉換器7之雜訊電壓偏置。
    也注意到如果測量加速度的話，DACbus(0)可和DACbus(1)不同，因為這些二進制字取決於施加到固定電極的偏壓狀態。然而，OFFSETbus則全然不取決於施加到固定電極的偏壓。因此，在如上述般校準與電子電路相連的MEMS感測器的初步步驟之後將永久選定OFFSETbus。可將此二進制調整字儲存在邏輯單元5的儲存機構中。
    欲履行諸如，例如，加速度之物理參數的測量，一個測量循環通常係由12個接連的階段所形成。在這12個接連的階段中，有三對電容器之固定電極的一個正偏壓，以及三對電容器之固定電極的一個負偏壓。在每一個偏壓階段之間，根據邏輯單元5的暫存器之每一個接連的二進制字跨固定電極C1X、C2X、C1Y、C2Y、C1Z、及C2Z施加電壓VDAC。每一個階段的持續時間可在2μs的程度。在稱為P0的階段中，相關於測量軸之一以電壓VDAC偏壓所有電容器電極。在稱為P1的階段中，在一週期的前半個時期跨測量軸之一的電容器之固定電極施加正偏壓，或在一測量循環的後半時期施加負偏壓。針對每一個個別的測量軸，每測量循環的半個時期有三個階段P1。
    接連重複12個階段的若干循環以透過三軸感測器取得諸如加速度之物理參數。一測量軸的一轉換相應於16個電荷轉移。如果每一個階段具有大約2μs或更少的持續時間的話，三個測量軸的轉換時間可能小於500μs。可在前8個測量循環中使用二分法，而可在接下來的8個測量循環使用過取樣。
    為了了解減少數位類比轉換器對電子電路之非線性影響的方法，請參考第2圖，其顯示具有減少測量物理參數之轉換器的非線性之電子裝配的轉換器之一部分。數位類比轉換器中的非線性會根據將由電容感測器測量的加速度在加速度轉移函數(數位值)中產生非線性。第2圖之轉換器的此部份不包括具有調整電壓VOFFin(其來自可編程增益參考電壓產生器6)之MEMS感測器的二進制OFFSETbus調整字之乘法器。
    首先注意到此電子電路最重要的特性為每一個數位測量信號的數位值，其代表加速度，不取決於任何電子偏置。確實，由DACbus在每一個正及負階段末端所提供的數位值根據下列等式針對1g的加速度為，例如，介於+/-2g資料的範圍內：DAC_Ap=512-偏置+128(正計數器)
    DAC_An=512+偏置+128(負計數器)及數位_加速度=DAC_Ap+DAC_An-1024=(512-偏置+128)+(512+偏置+128)-1024=256
    如果電容感測器的電子介面電路的類比部分取而代之地在+/-4g的範圍內工作的話，且如果藉由數位碼的2之乘法將全尺度減少到2g的話，則根據下列等式界定1g的加速度：DAC_Ap=512-偏置+64(正計數器)
    DAC_An=512+偏置+64(負計數器)及數位_加速度=2．(DAC_Ap+DAC_An-1024)=256
    將注意到數位_加速度的值完全不取決於呈現或添加到電子電路的偏置，且針對略低於1g的數位_加速度值，如果偏置等於0的話，DACbus碼可為512+63。
    上述等式只有當DAC轉換器為完美線性時才正確。如果以加權型電容器技術製造DAC轉換器，主要當DACbus碼的最高有效位元(MSB)改變時會出現若干非線性。
    數位類比轉換器因此包括用以於每一個階段P0中在輸出供應測量電壓VDAC到電容感測器之電極的OTA17。並聯的切換器SWD及積分電容器Cfb連接OTA輸出到控制迴路中的放大器之負輸入。在測量循環的階段P1中，轉換器處於重置階段，放大器OTA處於從動件模式，且積分電容器Cfb藉由切換器SWD短路。在此階段P1中，一對MEMS感測器電容器的電極在輸入係以正偏壓或負偏壓偏壓。每一對電容器在一測量循環中在每一個階段P1中陸續被偏壓。然而，在階段P0中，儲存在電容陣列之電容器中的電荷係轉移到信號com中及到電容器Cfb，故輸出值VDAC在階段P0末端準備好以供應該電壓VDAC到MEMS感測器電容器之所有的固定電極。
    數位類比轉換器進一步包括第一電容器陣列13及第二偏置補償電容器陣列14，其並未加以敘述。所有電容器C1s、C1、C2、...、C64、C128、C256的一個電極係藉由供應電荷轉移信號com而連接到OTA17的負輸入。第一陣列13的每一個電容器的另一個電極係經由第一個別切換器SWS_0、SW1_0、SW2_0、SW6_0、SW7_0、SW8_0及第二個別切換器SWS_1、SW1_1、SW2_1、SW6_1、SW7_1、SW8_1連接到用以選擇正及負積分的單元12。這些切換器在正及負偏壓中都會用到，但其切換順序則根據由邏輯單元所供應的二進制字DACbus的正負號為反向。
    第一電容器陣列13因此用於控制迴路中且受控於來自邏輯單元的10位元二進制字DACbus。由6個暫存器的各個在正偏壓及負偏壓之後並針對每一軸陸續地供應此二進制字DACbus。第一陣列的電容器具有相應於2的冪之值。正常依據特定之電容器C1設定每一個電容器的大小，其中電容值C2等於2．C1，上至C256的電容值等於256．C1。電容器C1s具有相應於C1的電容值之電容值。此電容器C1s及兩個切換器SWS_0及SWS_1用於「1000000000」DACbus碼(負值)且當碼「0111111111」相關於「1000000000」為現行時會有-1LSB的位移，否則這兩個碼不匹配任何電荷轉移。電容器C1至C256通常不會良好匹配且不完全相應於相關於單一電容器C1的電容值之2的實際冪值。這因此會在控制迴路中根據由MEMS電容感測器在電子電路介面的輸入所測量到的加速度產生非線性。例如，大電容器C64，其之值應為64．C1，可能實際上具有C66而非C64的值，這導致加速度測量用的控制迴路中的錯誤，尤其係在從C63(C1+C2+C4+C8+C16+C32)過渡到C64的期間。
    正及負積分選擇單元12包括正偏壓用的兩個切換器SWp及負偏壓用的兩個切換器SWn。來自第一電阻劃分器DR111(其可在參考電壓產生器中)的兩個參考電壓VDACinp及VDACinn，係供應到選擇單元12。此第一電阻劃分器DR111連接在VREG及VSS之間。當有負積分時，參考電壓VDACinp係供應到第一電容器陣列之切換器SWS_0、SW1_0、SW2_0、SW6_0、SW7_0、SW8_0，而參考電壓VDACinn係供應到切換器SWS_1、SW1_1、SW2_1、SW6_1、SW7_1、SW8_1。當有正積分時，參考電壓VDACinn係供應到第一電容器陣列之切換器SWS_0、SW1_0、SW2_0、SW6_0、SW7_0、SW8_0，而參考電壓VDACinp係供應到切換器SWS_1、SW1_1、SW2_1、SW6_1、SW7_1、SW8_1。因此，供應到切換器的參考電壓VDACinn及VDACinp在正及負積分之間為反向。這允許轉移到轉換器信號「com」的電荷之正負號為反向。
    為了減少數位類比轉換器對電子電路的非線性影響，也將已界定的偏置電壓dvref添加到供應至OTA之正輸入的電壓信號Vref的參考電壓VREG/2。亦須將OTA偏置納入考量，其也添加到此參考電壓信號並因連接至OTA之元件中的匹配錯誤而形成雜訊電壓的來源。添加到參考電壓VREG/2之已界定的偏置電壓dvref係經由第二電阻劃分器16供應，第二電阻劃分器連接到由4位元匹配字T_vref所控制之切換器陣列15。此切換器陣列可以為連接到第二電阻劃分器之電阻器的多工器並受控於匹配字T_vref。此匹配字的每一個位元可供應在3.3mV程度之電壓差。在VREG/2附近的可選電壓範圍可從-26.4mV到+23.1mV。
    如下參照第3圖所示，正常上將已界定非零的偏置電壓dvref加到供應至OTA17的正輸入的參考電壓Vref的電壓VREG/2或從其減去已足以減少數位類比轉換器對電子電路的非線性影響。正常上，此已界定的偏置電壓dvref必須大於或小於OTA_偏置(OTA_offset)電壓以在正OTA輸入具有和電壓VREG/2不同的參考電壓(偏置)值。為了達成此，可取具有來自相應的邏輯單元暫存器的數位值之正積分曲線及負積分曲線的平均值。因此，可將因第一電容器陣列之一或另一個電容器的不恰當匹配所造成的錯誤減半。較佳地，在不同的偏置電壓dvref進行若干測量來判定，例如，若干曲線，例如五個測量曲線。這五個曲線的平均值允許甚至更進一步地減少數位類比轉換器對電子電路的非線性影響。由於正偏壓及負偏壓的緣故，加到電壓VREG/2或從其減去的任何偏置dvref理所當然會從邏輯單元數位輸出信號移除且僅在這些數位信號中判定加速度值。
    針對正積分，藉由下列等式判定在數位類比轉換器輸出所供應的電壓VDAC：VDAC=Vref+OTA_偏置+(VDAC_inp-VDAC_inn)．(C1/Cfb)．(DACbus-512)
    VDAC=VREG/2+dvref+OTA_偏置+(VDAC_inp-VDAC_inn)．(C1/Cfb)．(DACbus-512)
    其中DACbus為10位元數位值且dvref為加到參考電壓信號Vref的VREG/2之電壓差。
    連接到轉換器之邏輯單元修改DACbus直到在MEMS感測器中達到改變平衡，且此會於下述時發生：VDAC=VREG/2．(1+(C1-C2)/(C1+C2))因此，dvref+OTA_偏置+(VDAC_inp-VDAC_inn)．(C1/Cfb)．(DACbus-512)=(VREG/2)．(1+(C1-C2)/(C1+C2))其導致：DACbus=512+(Cfb/C1)．((VREG/2)．(C1-C2)/(C1+C2)-(dvref+OTA_偏置))/(VDAC_inp-VDAC_inn)
    DACbus=512+(Cfb/C1)．(dvref+OTA_偏置)/(VDAC_inp-VDAC_inn)+(Cfb/C1)．((VREG/2)．(C1-C2)/(C1+C2))/(VDAC_inp-VDAC_inn)
    針對負積分，藉由下列等式判定在數位類比轉換器輸出所供應的電壓VDAC：VDAC=VREG/2+dvref+OTA_偏置-(VDAC_inp-VDAC_inn)．(C1/Cfb)．(DACbus-512)及：VDAC=(VREG/2)．(1+(C1-C2)/(C1+C2))因此：dvref+OTA_偏置-(VDAC_inp-VDAC_inn)．(C1/Cfb)．(DACbus-512)=-(VREG/2)．(C1-C2)/(C1+C2))其導致：DACbus=512+(Cfb/C1)．((VREG/2)．(C1-C2)/(C1+C2)+(dvref+OTA_偏置))/(VDAC_inp-VDAC_inn)
    DACbus=512+(Cfb/C1)．(dvref+OTA_偏置)/(VDAC_inp-VDAC_inn)+(Cfb/C1)．((VREG/2)．(C1-C2)/(C1+C2))/(VDAC_inp-VDAC_inn)
    值(dvref+OTA_偏置)相應於電子電路偏置。此值針對正及負積分以相反符號出現在項(Cfb/C1)．(dvref+OTA_偏置)/(VDAC_inp-VDAC_inn)中。這會在針對正及負積分的DACbus碼之終值中產生錯誤。注意到在電壓Vref中的錯誤等效於OTA偏置。因此，可藉由改變4位元調整字T_vref的值來調變偏置電壓，以改變供應到OTA之正輸入的參考電壓Vref。藉由改變偏置電壓dvref，可改變DACbus碼(DAC_Ap及DAC_An)而不改變最終的加速度值，其為藉由DAC_Ap及DAC_An之添加而產生的數位值。此偏置電壓dvref可因調整字T_vref的緣故在測量循環中改變數次。這允許判定若干曲線並接著取平均值來盡可能地減少電子電路之任何非線性影響。
    第3圖顯示正積分的第一曲線ac1、負積分的第二曲線ac2、及用以在加速度測量期間減少轉換器之非線性的其他兩個曲線的平均值之曲線acf。在第3圖選擇已界定的偏置電壓dvref為0.2mV的值。針對1g程度的加速度測量，第一曲線自理想曲線I1偏離最大誤差e1。針對1g的加速度測量，第二曲線自理想曲線I2偏離最大誤差e2。其他兩個曲線的平均值曲線相關於理想曲線If的最大誤差和其他兩個曲線的最大誤差e1及e2相比僅為一半。當然，若取若干正及負積分曲線的平均值，則平均值曲線的最大最終誤差變成最小，且平均值曲線變成接近理想曲線。所以，這有效地克服數位類比轉換器之第一電容器陣列的電容器之任何不匹配，此為本發明之一個目的。
    從方才所提出的說明，熟悉此技藝者可做出用以減少數位類比轉換器對用以測量物理參數之電子電路的非線性影響之方法及實施該方法的電容感測器之電子介面電路的多種變異，而不背離由申請專利範圍所界定的本發明之範疇。可設想到更換每一個階段相關於彼此之持續時間，或者在判定待平均化的各個曲線之操作或物理參數測量操作期間的每一個循環的持續時間。正及負偏壓的順序可在每一個測量循環中變更。也可將電子電路操作測試的至少兩個額外的階段放置於每一個測量循環中。
    1‧‧‧電子介面電路
    2‧‧‧電容感測器
    3‧‧‧切換單元
    4‧‧‧電荷轉移放大器
    5‧‧‧邏輯單元
    6‧‧‧參考電壓產生器
    7‧‧‧數位類比轉換器
    11‧‧‧第一電阻劃分器
    12‧‧‧正及負積分選擇單元
    13‧‧‧第一電容器陣列
    14‧‧‧第二偏置補償電容器陣列
    15‧‧‧切換器陣列
    16‧‧‧第二電阻劃分器
    17‧‧‧運算跨導放大器
    用以減少數位類比轉換器對電容感測器電子介面電路之非線性影響的方法及用以實施該方法的電子電路之目的、優點、及特徵在參考圖示之說明中將變得更清楚，圖中：第1圖簡化地顯示根據本發明之用以實施減少數位類比轉換器的非線性影響之方法的電容感測器電子介面電路，第2圖顯示具有用以減少在測量物理參數的轉換器之非線性影響的電子裝配之電子電路的數位類比轉換器之一部分的實施例，及第3圖顯示正積分及負積分的已測量加速度轉移函數及電子電路之數位類比轉換器的所得之非線性減少曲線之圖。
    1‧‧‧電子介面電路
    2‧‧‧電容感測器
    3‧‧‧切換單元
    4‧‧‧電荷轉移放大器
    5‧‧‧邏輯單元
    6‧‧‧參考電壓產生器
    7‧‧‧數位類比轉換器
    权利要求:
    Claims (10)
    [1] 一種減少數位類比轉換器對用以測量物理參數的電容感測器之電子介面電路的非線性影響之方法，該電容感測器包括至少兩個差動式連接的電容器，其之共同電極能夠相關於該兩個電容器的每一個固定電極移動以在測量該物理參數時變更每一個電容器的電容值，該電子電路包括經由切換單元連接到該共同電極之電荷轉移放大器、連接到該放大器輸出以數位處理由該放大器所供應之資料並供應數位測量信號的邏輯單元、及能夠經由該切換單元供應測量電壓到該些電極之數位類比轉換器，該測量電壓係依據界定該些數位測量信號之至少一者的二進制字轉換所界定，該方法包括，在每一個陸續的測量循環中，由下列構成的步驟：a)依據來自前一個循環的第一數位測量信號或由該邏輯單元所供應的第一初始二進制字，以由該數位類比轉換器所供應之測量電壓經由該切換單元偏壓該些電容器之該些電極，該第一數位信號取決於該些電容器之該些固定電極的第一偏壓，b)將該第一電容器的該固定電極偏壓在來自該電子電路之電壓來源的經調節高電壓，並將該第二電容器的該固定電極偏壓在來自該電壓來源的低電壓，以調適該邏輯單元中之該第一數位測量信號，c)依據來自前一個循環的第二數位測量信號或由該邏輯單元所供應的第二初始二進制字，以由該數位類比轉換器所供應之測量電壓經由該切換單元偏壓該些電容器之該些電極，該第二數位信號取決於第二偏壓，其為該些電容器之該些固定電極的該第一偏壓的反向，及d)將該第一電容器的該固定電極偏壓在來自該電子電路電壓來源的低電壓，並將該第二電容器的該固定電極偏壓在來自該電壓來源的經調節高電壓，以調適該邏輯單元中之該第二數位測量信號，其中在一開始，或在該物理參數測量循環期間，引進已界定的偏置電壓到該數位類比轉換器中來修改或調變該些第一及第二數位信號，且其中取該些第一及第二數位信號之平均值來在該數位類比轉換器之該非線性影響減少下供應與該物理參數測量有關的數位輸出信號。
    [2] 如申請專利範圍第1項所述之測量方法，其中將彼此相異的若干已界定的偏置電壓在陸續的測量循環中引進到該數位類比轉換器中，並於其中取該些各個第一數位信號及該些各個第二數位信號的平均值來在該數位類比轉換器之該非線性影響減少下供應與該物理參數測量有關的數位輸出信號。
    [3] 如申請專利範圍第2項所述之測量方法，其中基於陸續引進到該數位類比轉換器中之該些已界定的偏置電壓之一的每一個第一數位信號及每一個第二數位信號係儲存在該邏輯單元中。
    [4] 如申請專利範圍第1項所述之測量方法，其中該數位類比轉換器包括由第一暫存器的該二進制字及由第二暫存器的該二進制字陸續控制的電容器陣列、在負輸入連接至該電容器陣列的所有該些電容器之一個電極的OTA放大器、連接該OTA放大器的一個輸出到該控制迴路中的該放大器之該負輸入的並聯之切換器及積分電容器，該OTA放大器的正輸入接收已界定的偏置電壓來修改在該些測量循環中供應在該OTA放大器的該輸出之該測量電壓，其中該邏輯單元包括用以儲存在正積分之後的該第一10位元數位測量信號的該第一暫存器、用以儲存在負積分之後的該第二10位元數位測量信號的該第二暫存器、及用以儲存在該些測量循環中之該物理參數測量的結果之記憶體。
    [5] 如申請專利範圍第1項所述之測量方法，其中該電容感測器為具有三對差動式連接的電容器之三軸類型，其中每對或針對所有對有一共同電極且針對每一對有兩個固定的電極，且其中該電子電路的該邏輯單元能夠針對每一個測量軸X、Y、及Z供應第一及第二數位測量信號，其中用以測量物理參數的該方法包括每測量循環12個陸續的階段，其包括在針對每一軸X、Y、Z之前六個階段中以相應於該選定軸的該第一數位信號陸續重複步驟a)及b)，並包括在針對每一軸X、Y、Z之後六個階段中以相應於該選定軸的該第二數位信號陸續重複步驟c)及d)。
    [6] 如申請專利範圍第1項所述之測量方法，其中該電容感測器為具有三對差動式連接的電容器之三軸類型，其中每對或針對所有對有一共同電極且針對每一對有兩個固定的電極，且其中該電子電路的該邏輯單元能夠針對每一個測量軸X、Y、及Z供應第一及第二數位測量信號，其中用以測量物理參數的該方法包括每測量循環12個陸續的階段，其包括以該X軸的該些第一及第二數位測量信號履行針對該X軸的步驟a)至d)、包括在該X軸之後以該Y軸的該些第一及第二數位測量信號履行針對該Y軸的步驟a)至d)、及包括最後在該Y軸之後，以該Z軸的該些第一及第二數位測量信號履行針對該Z軸的步驟a)至d)。
    [7] 一種用以實施如申請專利範圍第1項所述之方法的電容感測器的電子介面電路，該電容感測器包括一對差動式連接的電容器，該電子電路包括經由切換單元連接到該共同電極之電荷轉移放大器、連接到該放大器輸出以數位處理由該放大器所供應之資料並分別取決於該些電容器的該些固定電極之第一偏壓和為該第一偏壓之反向的第二偏壓而供應第一及第二數位測量信號的邏輯單元、及能夠經由該切換單元供應測量電壓到該些電極之數位類比轉換器，該測量電壓係依據與該第一數位測量信號或該第二數位測量信號有關的二進制字轉換所界定，其中該電子電路的該數位類比轉換器包括能夠引進已界定的偏置電壓到該轉換器中來修改或調變該邏輯單元中的該些第一及第二數位信號的電子裝配，以減少該轉換器對物理參數之測量之該非線性影響。
    [8] 如申請專利範圍第7項所述之電子電路，其中該數位類比轉換器包括由第一暫存器的該二進制字及由第二暫存器的該二進制字陸續控制的電容器陣列、在負輸入連接至該電容器陣列的所有該些電容器之一個電極的OTA放大器、連接該OTA放大器的一個輸出到該控制迴路中的該放大器之該負輸入的並聯之切換器及積分電容器，該OTA放大器的正輸入接收由該電子裝配所供應之已界定的偏置電壓來修改在該些測量循環中供應在該OTA放大器的該輸出之該測量電壓。
    [9] 如申請專利範圍第8項所述之電子電路，其中該電子裝配包括連接於來自電壓來源之高電壓與低電壓之間的電阻劃分器、具有類比多工器形式且在入口連接到該電阻劃分器之不同節點並在輸出依據二進制調整字供應該已界定的偏置電壓的切換器陣列。
    [10] 如申請專利範圍第7項所述之電子電路，其中其包括具有可編程增益的參考電壓產生器，其用以經由正或負積分選擇單元供應已編程的參考電壓到該電容器陣列之該些切換器。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI585368B|2017-06-01|用以於物理參數之測量期間減少非線性的方法及用以實施此方法之電子電路
    TWI482947B|2015-05-01|量測物理參數的方法與用於實施該方法之電容性感應器的電子介面電路
    US9110113B2|2015-08-18|Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same
    US20080022762A1|2008-01-31|Signal conditioning methods and circuits for a capacitive sensing integrated tire pressure sensor
    US9804190B2|2017-10-31|Apparatus and method for calibration of capacitance mismatch and temperature variations in a MEMS device
    JPH06265417A|1994-09-22|力測定装置
    US20060162454A1|2006-07-27|Capacitive acceleration sensor arrangement
    EP2930851A1|2015-10-14|Capacitance-to-digital converter and method for providing a digital output signal
    Kulah et al.2003|A multi-step electromechanical/spl Sigma//spl Delta/converter for micro-g capacitive accelerometers
    US9075094B2|2015-07-07|Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same
    EP2966456B1|2018-08-01|Electronic measurement circuit for a capacitive sensor
    KR101749857B1|2017-06-21|전자 측정 회로
    JP2019002923A|2019-01-10|容量性加速度センサーのためのインタフェース回路
    US20130191060A1|2013-07-25|Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same
    KR20180058636A|2018-06-01|용량성 가속도계
    Gupta et al.2016|A modified RDC with an auto-adjustable SC source enabled auto-calibration scheme
    Amini et al.2015|A pseudo-differential charge balanced ratiometric readout system for capacitive inertial sensors
    CN106130560B|2020-01-17|应用于具有dac功能的西格玛德尔塔模数转化电路的积分器
    WO2018061636A1|2018-04-05|容量測定回路及び容量測定システム
    Herbst et al.1994|Integrated Interface Circuits for Capacitive Micromechanical Sensors
    Ahadpour et al.2009|An Improved Switched Capacitor Signal Conditioning Circuit for Differential Capacitive Sensors
    Shi et al.2013|A Digital Readout Approach for Differential Capacitive Pressure Sensor
    同族专利:
    公开号 | 公开日
    EP2541213B1|2017-03-08|
    US9097556B2|2015-08-04|
    US20130006559A1|2013-01-03|
    CN102879020B|2015-07-01|
    CN102879020A|2013-01-16|
    EP2541213A1|2013-01-02|
    TWI585368B|2017-06-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US3848195A|1973-03-12|1974-11-12|Bell Telephone Labor Inc|Differential amplifier with dynamic biasing|
    US4857930A|1986-06-27|1989-08-15|Hughes Aircraft Company|Circuit for reducing differential nonlinearities in multi-stage digital-to-analog converters|
    FR2696300B1|1992-09-25|1994-11-18|Thomson Csf|Circuit de codage analogique-numérique à compensation automatique du décalage du zéro.|
    JP3497495B2|2001-11-21|2004-02-16|株式会社半導体理工学研究センター|サンプルホールド回路|
    WO2004077677A1|2003-02-24|2004-09-10|Analog Devices, Inc.|Signal-conditioning and analog-to-digital conversion circuit architecture|
    DE10323498A1|2003-05-23|2004-12-09|Robert Bosch Gmbh|Elektronischer Schaltkreis zur Messgrößenerfassung|
    FI116584B|2003-06-25|2005-12-30|Vti Technologies Oy|Kapasitiivinen kiihtyvyysanturijärjestely|
    KR20080024221A|2005-06-29|2008-03-17|엔엑스피 비 브이|2진 출력 신호를 획득하기 위한 회로 구조체|
    EP1835263B1|2006-03-15|2010-06-30|EM Microelectronic-Marin SA|Circuit électronique d'interface d'un capteur capacitif pour la mesure d'un paramètre physique, et procédé de mise en action du circuit électronique|
    WO2008107737A1|2007-03-05|2008-09-12|Nokia Corporation|Providing feedback in an electronic circuit|
    DE102008002000B4|2007-11-14|2021-03-25|Robert Bosch Gmbh|Sensoranordnung mit einer Offsetstellung und Verfahren zur Offsetstellung bei einer Sensoranordnung|
    US7880650B2|2008-09-30|2011-02-01|Freescale Semiconductor, Inc.|Method and apparatus for testing data converter|
    EP2343507B1|2009-12-24|2012-11-28|EM Microelectronic-Marin SA|Procédé de mesure d'un paramètre physique et circuit électronique d'interface d'un capteur capacitif pour sa mise en oeuvre|US10923204B2|2010-08-20|2021-02-16|Attopsemi Technology Co., Ltd|Fully testible OTP memory|
    US10586832B2|2011-02-14|2020-03-10|Attopsemi Technology Co., Ltd|One-time programmable devices using gate-all-around structures|
    US10916317B2|2010-08-20|2021-02-09|Attopsemi Technology Co., Ltd|Programmable resistance memory on thin film transistor technology|
    US9818478B2|2012-12-07|2017-11-14|Attopsemi Technology Co., Ltd|Programmable resistive device and memory using diode as selector|
    US9970958B2|2014-05-06|2018-05-15|Stmicroelectronics S.R.L.|Method and system for compensating systematic non-linearities of a signal provided by a capacitive inertial sensor|
    EP2966454B1|2014-07-07|2017-08-30|EM Microelectronic-Marin SA|Procédé de mesure d'un paramètre physique, et circuit électronique pour sa mise en oeuvre|
    US11062786B2|2017-04-14|2021-07-13|Attopsemi Technology Co., Ltd|One-time programmable memories with low power read operation and novel sensing scheme|
    US10726914B2|2017-04-14|2020-07-28|Attopsemi Technology Co. Ltd|Programmable resistive memories with low power read operation and novel sensing scheme|
    US10535413B2|2017-04-14|2020-01-14|Attopsemi Technology Co., Ltd|Low power read operation for programmable resistive memories|
    US10770160B2|2017-11-30|2020-09-08|Attopsemi Technology Co., Ltd|Programmable resistive memory formed by bit slices from a standard cell library|
    JP6694090B1|2019-03-01|2020-05-13|力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ|Ｄａ変換回路、不良ビット数検出回路及び不揮発性半導体記憶装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    EP11172424.1A|EP2541213B1|2011-07-01|2011-07-01|Procédé pour réduire la non linéarité pendant la mesure d'un paramètre physique et circuit électronique pour sa mise en oeuvre|
    [返回顶部]